Detector bitsliced del reset externo en bit 18
El hard reset externo completo T1/T2 en bit 18 puede predecirse con máscaras de 16 lanes y ripple carry desde un estado base M4.
El trabajo diagnóstico, el álgebra exacta y las capacidades locales no equivalen a una ventaja minera extremo a extremo.
Qué se probó
El hard reset externo completo T1/T2 en bit 18 puede predecirse con máscaras de 16 lanes y ripple carry desde un estado base M4.
Por qué la prueba es relevante
Bitslicing representa los 16 hijos mediante una máscara de 16 bits. XOR, AND y carry evalúan todas las lanes en paralelo con semántica exacta. El reset exige que ambos operandos se congelen al mismo bit.
mask(f)=Σ f(x)·2ˣ para x=0…15carry_{i+1}=(u_i∧v_i)∨(u_i∧carry_i)∨(v_i∧carry_i)reset externo 18 ⇔ T1[18] y T2[18] son constantes igualesCómo se probó
Construir máscaras de componentes M4, evaluar carries hasta 18, compilar freeze/valor T1/T2 y validar contra aritmética directa por hijo en cohortes originales y frescas.
Qué ocurrió
Cero errores semánticos. Se detectaron 545 resets en 1.361 registros originales y 111 en 300 frescos. Σ0 bit 18 fue constante en 1.275 originales y 285 frescos.
Controles de exactitud y estadísticos
Las 16 lanes se comprobaron contra el oráculo directo. El conteo de etapas Python quedó explícitamente fuera de afirmaciones CPU, ASIC o energía.
Qué significa
Es una especificación ejecutable exacta y auditable; su coste práctico frente a SHA nativo no está establecido.
Limitaciones
- Etapas Python no son benchmarks.
- Las máscaras se mapean distinto según hardware.
- Es un único evento interno.
Trazabilidad
Recrear máscaras, evaluar cada etapa ripple, comparar las 16 lanes con hijos directos e informar coste por separado.
Variantes canónicas
SUBENGINE-V28ASUBENGINE-V28BSUBENGINE-V28CSUBENGINE-V28DSUBENGINE-V28EFuente: informes canónicos auditados internamente. Se excluyen las rutas locales, cabeceras privadas e identificadores operativos.